作为“美国制造”的重要一环,Cnet 资深记者 Stephen Shankland 刚刚分享了亚利桑那州英特尔 Fab 42 工厂的参观体验。不过最让我们感兴趣的,还是下一代Sapphire Rapids 至强、Meteor Lake 台式处理器、以及 Ponte Vecchio GPU 的一瞥。
(图 via Cnet)
据悉,Fab 42 工厂主要负责 10nm(Intel 7)和 7nm(Intel 4)芯片的制造与测试,涵盖了英特尔下一代消费级、数据中心、高性能计算产品线。
比如 Meteor Lake 台式处理器、Sapphire Rapids 至强 CPU、以及面向 HPC 的 Ponte Vecchio GPU 。
Intel's Fab 42 - A Peek Inside(via)
首先介绍 Meteor Lake,其定于 2023 年上市。作为英特尔首个采用多芯片设计的产品,Cnet 设法搞到了第一组测试芯片的照片。
它看起来与该公司在 2021 架构日活动期间展示的渲染图很像,而相关测试工具旨在确保 Forveros 互连封装工艺能够如预期般工作。
Meteor Lake 测试芯片展示了在同一基板上互连的四个小芯片,参考官方分享的渲染图,顶部应该是计算块(Compute Tile)、中间为 SoC-LP、底下为 GPU 块。
不过从芯片尺寸上来看,WCCFTech 推测最上面的可能才是 GPU 块,核心计算块则被包裹在了中间(底层还是包含 IO 的 SoC-LP)。
然后我们见到了 300mm 的Meteor Lake 测试芯片晶圆,该流程需要再次确保芯片上的互连如预期工作。
鉴于英特尔已经完成了 Meteor Lake 计算块方面的工作,如果一切顺利的话,最终芯片有望于 2022 年 2 月试产,并于 2023 年正式推出。
其它方面,预计 Meteor Lake 系列台式 / 桌面 CPU 会采用升级后的高性能“Redwood Cove”架构,搭配 7nm EUV 工艺。不过在设计之初,英特尔就已经考虑到了不同制程节点下的应用。
有趣的是,Meteor Lake 或成为英特尔首次告别环形互连总线架构的 CPU 产品线。也有传闻称,Meteor Lake 或采用纯 3D 堆叠设计,并可利用来自外部晶圆厂的 I/O 芯片(比如台积电)。
另有面向移动平台的 Meteor Lake-P / Meteor Lake-M
不过更重要的是,英特尔将正式在 CPU 上启用 Foveros 封装技术来连接基板上的各种芯片(XPU),这也与 14 代芯片上的“Compute Tile”描述保持一致。
插槽方面,它应该会保留对 LGA 1700 主板的支持(与 Alder Lake / Raptor Lake 一样),辅以 PCIe 5.0 和 DDR5 内存支持(主流和入门型号应该兼容 DDR4)。
其次是面向服务器 / 数据中心市场的 Sapphire Rapids 至强产品线,标准 SKU 包含了 4 个计算块、但 HBM 版本还集成了四组高带宽缓存,整体 8 个小芯片通过 EMIB 互连进行通讯(芯片边缘较小的矩形条)。
如图所示,Sapphire Rapids-SP 至强 CPU 在片上集成了高达 64GB 的 HBM2e 内存,相关设计已显得相当成熟,表明其已做好在 2022 年之前部署于下一代数据中心的准备。
标准款 Sapphire Rapids 至强 CPU 由四个 XCC 的小芯片组成,尺寸约 400 m㎡ 。顶级的 Sapphire Rapids-SP 至强处理器上总共有四个芯片,每个裸片通过 EMIB 互连起来。
EMIB 的间距为 55u,核心间距则是 100u 。普通的 Sapphire Rapids-SP 至强 CPU 具有 10 个 EMIB 互连(HBM2e 版本为 14 个),整个封装尺寸为 4446 m㎡ 。
四个 HBM2e 内存则采用了 8-Hi 堆栈方案,英特尔打算每堆栈至少提供 16GB,那整个 Sapphire Rapids-SP 就是 64GB,封装尺寸也达到了惊人的 5700 m㎡(较标准款大 28%)。
即使与近期泄露的 AMD霄龙(EPYC)Genoa 相比,HBM2e 版 Sapphire Rapids-SP 芯片的最终封装也大了 5%(但标准款 Sapphire Rapids CPU 的封装要小 22%)。
此外英特尔表示,与标准封装设计相比,EMIB 链路可带来两倍带宽密度和能效改进。
有趣的是,该公司将最新的至强产品线称作“逻辑单片”,意味着它们采用了与单芯片相同的互联功能(技术上将四个小芯片连到一起)。
最后是 Ponte Vecchio 芯片,英特尔概述了旗下数据中心旗舰 GPU 的一些重要参数,包括 128 核 Xe、128 个 RT 单元、HBM2e 缓存、以及 8-Tile 的 Xe-HPC GPU 。
该芯片拥有两组相对独立的堆栈和 408MB L2 缓存,互相之间通过 EMIB 互连,并将在多个芯片上运用自家的 10nm(Intel 7)+ 台积电 N7 / N5 等不同工艺节点。
此前英特尔还介绍过基于 Xe-HPC 架构的 Ponte Vecchio 旗舰 GPU 的封装与芯片尺寸,可知其由 2-Tile 组成、每 Tile 叠有 16 个可用裸片。最大号芯片的顶部尺寸为 41 m㎡,基础芯片(计算块)的大小为 650 m㎡ 。
以下是 Ponte Vecchio GPU 用到的所有制程工艺:
以下是英特尔如何达成 47-Tile 的 Ponte Vecchio 芯片的:
综上所述:Ponte Vecchio 并不是一整块大芯片,而是使用了 8 个 HBM 8-Hi 堆栈 + 11 路 EMIB 互连,完整封装尺寸为 4843.75 m㎡ 。
作为一款性能强大的小芯片设计产品,其总共堆叠了 47 个计算块,且并非完全基于同一种工艺节点。
此外使用高密度 3D Foveros 封装的 Meteor Lake CPU,其“凸点间距”(bump pitch)为 36u 。
英特尔正在亚利桑那州 Chandler 建设 Fab 52 / 62 工厂
展望未来,Intel Fab 42 工厂将于几年后并入 Fab 52 / 62,以生产更先进的芯片产品。
公司新任 CEO 帕特·基辛格曾表示:“摩尔定律仍然有效”。而在接下来的四年,英特尔将加快赶超竞争对手的脚步。
内容来源网络,如有侵权,联系删除,本文地址:https://www.230890.com/zhan/108029.html